Verilog HDL实验

有用的Verilog HDL实验用程序配有截图

有用的Verilog HDL实验用程序配有截图

标签： verilog hdl 实验程序

上传时间： 2013-12-23

上传用户：zhyiroy
基于FPGA的反应时间测试机Verilog HDL实验

基于FPGA的反应时间测试机Verilog HDL实验，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈

标签： fpga verilog hdl

上传时间： 2022-05-20

上传用户：20125101110
verilog HDL 基础实验源码

verilog HDL 基础实验源码，比较实用

标签： verilog HDL 基础实验源码

上传时间： 2016-01-19

上传用户：lxm
verilog HDL综合实验源代码

verilog HDL综合实验源代码，比较实用

标签： verilog HDL 实验源代码

上传时间： 2016-01-19

上传用户：tb_6877751
PS2鼠标实验Verilog HDL代码

PS2鼠标实验Verilog HDL代码

标签： Verilog PS2 HDL 鼠标

上传时间： 2016-04-22

上传用户：helmos
PS2键盘实验Verilog HDL代码

PS2键盘实验Verilog HDL代码

标签： Verilog PS2 HDL 键盘

上传时间： 2016-04-22

上传用户：kernaling
UART实验Verilog HDL代码

UART实验Verilog HDL代码，用于FPGA

标签： Verilog UART HDL 实验

上传时间： 2014-01-09

上传用户：linlin
VGA实验的Verilog HDL代码用于FPGA

VGA实验的Verilog HDL代码用于FPGA

标签： Verilog FPGA VGA HDL

上传时间： 2014-12-07

上传用户：天涯
有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的. 练习三利用条件语句实现计数分频时序电路实验目的： 1. 掌握条件语句在简单时序模块设计中的使用； 2. 学习在Ver

有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的. 练习三利用条件语句实现计数分频时序电路实验目的： 1. 掌握条件语句在简单时序模块设计中的使用； 2. 学习在Verilog模块中应用计数器； 3. 学习测试模块的编写、综合和不同层次的仿真。练习四阻塞赋值与非阻塞赋值的区别实验目的： 1．通过实验，掌握阻塞赋值与非阻塞赋值的概念和区别； 2．了解阻塞赋值与非阻塞赋值的不同使用场合； 3．学习测试模块的编写、综合和不同层次的仿真。

标签： Verilog MOSIN6 HDL Ver

上传时间： 2016-11-19

上传用户：mhp0114
用Verilog HDL / VHDL实现的数字频率计（完整实验报告）

用Verilog HDL / VHDL实现的数字频率计（完整实验报告）

标签： Verilog VHDL HDL 数字频率计

上传时间： 2014-01-22

上传用户：dapangxie

Verilog HDL实验

有用的Verilog HDL实验用程序配有截图

基于FPGA的反应时间测试机Verilog HDL实验

verilog HDL 基础实验源码

verilog HDL综合实验源代码

PS2鼠标实验Verilog HDL代码

PS2键盘实验Verilog HDL代码

UART实验Verilog HDL代码

VGA实验的Verilog HDL代码用于FPGA

有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的. 练习三利用条件语句实现计数分频时序电路实验目的： 1. 掌握条件语句在简单时序模块设计中的使用； 2. 学习在Ver

用Verilog HDL / VHDL实现的数字频率计（完整实验报告）